该系统使用FPGA芯片完成了高速并行传输系统设计，其由并行数据发送端、并行数据信道、并行数据接收端和数据分析显示装置四部分构成。并行数据发送端实现海明编码和数据格式转变的功能；并行数据信道由7根同轴电缆及相应电路组成；接收端进行故障检测、数据同步提取、抽样判决和校验纠错。在传输过程中实时监测数据状态，最后通过RS232串口发送给PC机用于检测误码率。系统创新地使用了“多采样点判决算法”，降低了传输过程中的误码率。
科研之友
微信
新浪微博
Facebook
分享链接
