一种神经网络加速器的通用计算电路

作者：杜高明; 任宇翔; 曹红芳; 张多利; 田超; 宋宇鲲; 李桢旻

来源：2019-10-31, 中国, ZL201911055499.5.

本发明公开了一种神经网路加速器的通用计算模块电路,是由m个通用计算模块PE组成,任意第i个通用计算模块PE是由RAM、2～n个乘法器、加法器树、级联加法器、偏置加法器以及先入先出队列和ReLu激活函数模块组成,并利用单PE卷积配置、级联PE卷积配置、单PE全连接配置图和级联PE全连接配置来分别搭建不同的神经网络的计算电路。本发明能根据神经网络加速器的变量来配置通用计算电路,从而使搭建或修改神经网络更加简单、方便和快捷,缩短神经网络的推理时间,降低相关深入研究的硬件开发时间。

• 单位
  合肥工业大学