MRC:谐振时钟数字集成全局功耗优化方法

作者：贾柯; 杨梁; 王剑

来源：高技术通讯, 2023, 33(11): 1146-1159.

DOI：10.3772/j.issn.1002-0470.2023.11.003

• 谐振时钟
• 低功耗设计
• 功耗模型
• 设计方法学
• 大规模集成电路时钟设计

本研究针对谐振时钟网络在集成电路设计中的数字化实现,提出了一种全局时钟功耗优化(MRC)方法,简化了谐振时钟网络在数字化设计中的集成过程。当前,依赖传统仿真工具构建谐振网络的仿真周期较长,且现有谐振电路模型无法满足快速设计与数字化建库要求。本文根据谐振电路三段式电路状态提出一种折线化模型降阶方法,可快速实现对当前各类谐振电路波形的准确刻画;本文同时基于此模型给出全局功耗优化目标函数,为电路选型提供指导。与12 nm Fin-FET工艺下实际电路的Spice后仿结果进行比较,本文模型精确度在90%以上,可以准确模拟实际功耗变化趋势,基于Matlab实现的优化方案相比Spice仿真提速10～5倍。