科研之友
微信
新浪微博
Facebook
分享链接
摘要
随着FPGA功能越来越复杂,其内部设计经常包含多个异步时钟,将FPGA分割为多个时钟域,不同时钟域之间进行的数据和信号通信引入了跨时钟域问题。本文主要阐述了跨时钟域设计常见问题、跨时钟域信号同步方案,在此基础上从验证工程师角度出发,介绍了如何进行跨时钟域验证的方法和步骤,为更好地进行跨时钟域分析提供了一种思路。
- 单位
随着FPGA功能越来越复杂,其内部设计经常包含多个异步时钟,将FPGA分割为多个时钟域,不同时钟域之间进行的数据和信号通信引入了跨时钟域问题。本文主要阐述了跨时钟域设计常见问题、跨时钟域信号同步方案,在此基础上从验证工程师角度出发,介绍了如何进行跨时钟域验证的方法和步骤,为更好地进行跨时钟域分析提供了一种思路。
