一种参数可变实时RS编码器的设计

作者：陈磊; 段淋; 王峰; 陈颖琪

来源：通信技术, 2007, 40(11): 1-3.

DOI：10.3969/j.issn.1002-0802.2007.11.001

• RS编码器
• 可变码率
• 现场可编程门阵列
• Verilog HDL

文中提出一种可变参数,纠错能力可调的连续输入的RS编码器。该编码器在做到对通信系统中不同数据传输率的实时编码的同时,还具有较高的硬件利用率和提高系统集成度减小功耗。在所提出的结构基础上,完成了硬件模块设计,并进行了仿真和FPGA实现。用Verilog HDL对系统进行了硬件描述,在Xilinx平台上Virtex2系列XCV1000芯片上,在ISE 8.1环境下实现了可变码率的RS实时编码功能。

• 单位
  上海交通大学