基于FPGA的多通道FIFO存储控制器的设计与实现

作者：吕达; 张加宏; 李敏; 冒晓莉; 杨天民; 谢丽君

来源：现代电子技术, 2019, 42(04): 1-9.

DOI：10.16652/j.issn.1004-373x.2019.04.001

• FIFO
• 有限状态机
• Verilog HDL
• ModelSim
• FPGA
• 存储控制器
• 轮询时间
• 资源利用率

为了解决多个功能模块同时访问同一存储器单元而出现冲突问题,设计了带FIFO的多通道存储控制器。首先给出其工作原理以及系统架构设计,然后采用有限状态机和Verilog HDL语言设计各模块,并在ModelSim上完成前仿真和后仿真,最后在Xilinx FPGA平台上完成下板功能验证。实践表明该存储控制器在保证访问不冲突的前提下最大化了存储器访问效率,提供了简单易用的用户接口,且可根据具体应用自由定义通道数和各通道轮询时间等参数,从而实现了最高资源利用效率。

• 单位
  南京信息工程大学