科研之友
微信
新浪微博
Facebook
分享链接
摘要
当调度器面对数量众多的流进行队列选择时,使用传统的轮询方式依次检测队列状态会耗费大量时间。本设计在队列管理器与调度器之间的接口处使用出发队列,有效降低了调度过程中的延时。同时,为了降低硬件复杂度,节约硬件资源,本设计采用了基于DRR的变长调度机制。通过在Xilinx xc6vlx240t的FPFA上进行综合实现,电路占用了882个Slice寄存器、804个Slice查找表和36个块RAM/FIFO,有利于满足三模冗余的要求。
-
单位解放军理工大学
