科研之友
微信
新浪微博
Facebook
分享链接
摘要
当前，现场可编程门阵列（Field Programmable Gate Array,FPGA）因其显著的优越性，已经成为构建数字系统的主角。随着FPGA外围电路规模和复杂程度的增大，逻辑功能正确的FPGA设计在某些场景下可能遇到时序问题，导致通信失败。结合工程实践，提出了一种基于FPGA实现两个介质访问控制层（Media Access Control,MAC）互连的方法，并针对互连接口的性能问题，提出了有效的时序优化解决方案。通过测试证明：该方案对FPGA与其他类型的外围接口的时序设计同样具有借鉴意义。
-
单位中国电子科技集团公司第三十研究所
