针对3GPP交织模式定义和子交织模式的实现算法,提出动态交织的概念。利用Verilog语言,以FPGA为基础,利用ROM模块设计交织模式和解交织模式存储器,通过程序动态写入交织和解交织模式数据。利用RAM模块设计存储编码信息的数据存储器,根据动态交织算法设计交织模式动态生成电路,经仿真测试电路工作理想,可以控制信道短码传输中的动态交织过程。
科研之友
微信
新浪微博
Facebook
分享链接
