低功耗RISC-V处理器的设计

作者：郑泽勇

来源：数码世界, 2020, (02): 266.

• 低功耗
• SoC
• 处理器
• RISC-V

本文在精简指令集RISC-V架构的基础上,设计出一个低功耗模式的芯片级系统(SoC),可用于小型人工智能芯片。设计分成睡眠、低频以及停机三个模式。借助VCS与VERDI来联合进行仿真,利用VIVADO来计算与分析。发现停机模式降低的幅度最大,达到63%,其余的模式分别降低8%与4%。在FPGA板的能耗测试中,发现睡眠模式下的能耗降低了19%。