一种低功耗Cache设计技术的研究

作者：郑伟; 姚庆栋; 张明; 刘鹏; 张子男; 周莉; 李东晓

来源：电路与系统学报, 2004, (05): 21-24+29.

• 低功耗
• cache设计
• 读/写缓冲器
• DSP处理器

低功耗、高性能的 cache 系统设计是嵌入式 DSP 芯片设计的关键。本文在多媒体处理 DSP 芯片 MD32 的设计实践中,提出一种利用读/写缓冲器作为零级 cache,减少对数据、指令 cache 的读/写次数,由于缓冲器读取功耗远远小于片上 cache,从而减小 cache 相关功耗的方法。通过多种多媒体处理测试程序的验证,该技术可减少对指令 cache或者数据 cache 20%40%的读取次数,以较小芯片面积的增加换取了较大的功耗降低。