科研之友
微信
新浪微博
Facebook
分享链接
摘要
描述了一种基于SystemVerilog的网络处理器验证平台设计。该验证平台基于VMM架构,采用SystemVerilog语言编写所需的验证组件和功能覆盖率代码,并在设计代码中插入断言(SVA),将两者结合起来,能够快速、准确的定位出网络处理器在执行过程中发生的错误,有效对其进行功能验证。
- 单位
描述了一种基于SystemVerilog的网络处理器验证平台设计。该验证平台基于VMM架构,采用SystemVerilog语言编写所需的验证组件和功能覆盖率代码,并在设计代码中插入断言(SVA),将两者结合起来,能够快速、准确的定位出网络处理器在执行过程中发生的错误,有效对其进行功能验证。
