设计在Qsys系统上搭建硬件的最小系统,依据功能按模块进行设计与实现,并通过加入液晶IP核和外围电路实现用户交互。设置锁相环控制SDRAM芯片,实现系统内容的存取,最终将各个模块整合,再在软核内进行数据处理和逻辑运算,实现时间管理的功能。设计给出整体的软硬件设计方案,以及FPGA芯片与外围电路的详细接口示意图,有效利用了Qsys强大的设计能力和直观易用的接口,充分发挥FPGA片上资源丰富、处理速度快且可移植性好的优点,在教学和日常生活中均有实际应用价值。
科研之友
微信
新浪微博
Facebook
分享链接
