随着SerDes链路信号传输速率的提升，PCB复杂度增加，信号越高走线和过孔设计对其正确传输的影响就越大，因此走线和过孔设计的研究就越发重要。文章通过搭建SerDes链路四级过孔走线模型，通过仿真得出，过孔的引入导致SerDes链路阻抗突变，码间串扰严重，设计中应尽量避免过孔的使用，如无法避免可以采用背钻和消盘处理，在一定范围内提高SerDes链路阻抗一致性，提升信号质量。
科研之友
微信
新浪微博
Facebook
分享链接
