科研之友
微信
新浪微博
Facebook
分享链接
摘要
定时器是信号接收机系统的重要组成部分,它为整个系统提供所需的各种主脉冲定时信号和波门定时信号。传统的定时器大多采用纯硬件的实现方法,利用分立元件搭建逻辑电路,造成了其电路复杂、工作量大、可读性差、可靠性低的不良表现。提出一种基于FPGA的定时器,采用STM32F407为微处理器输出频率控制信号,为信号接收机系统提供了定时信号输入和频率控制信号;最后,利用Verilog HDL和相关程序语言对FPGA和相关模块进行软件编程设计。
-
单位北方自动控制技术研究所
