应力记忆工艺优化对NMOS器件性能的改善

作者：卢小雨; 蔡巧明; 龙世兵; 张烨; 张陶娜; 杨菁国; 张云香

来源：微电子学, 2019, 49(02): 279-283.

DOI：10.13911/j.cnki.1004-3365.180235

• 应力记忆工艺
• NMOS器件
• 饱和漏极电流-关态漏极电流

应力记忆工艺(SMT)通过在NMOS器件沟道中产生张应力,提高器件的电子迁移率,从而提升NMOS器件的性能。Si3N4层应力值、SiO2层厚度以及退火顺序等三种因素,均对NMOS器件的性能产生影响,增加了SMT工艺应用的难度。对三组实验结果进行分析,研究了三种因素对NMOS器件性能的影响,优化了工艺条件。结果表明,NMOS器件应用SMT工艺后,饱和漏极电流-关态漏极电流(Idsat-Ioff)较传统NMOS器件提高了6%。

• 单位
  中国科学院大学; 中芯国际集成电路制造有限公司