本文面向计算机系统能力培养,提出了基于FPGA的流水CPU设计方案:确定数据通路,分别实现MIPS五段流水线架构中的各功能模块,在顶层电路中确定模块与模块之间的信号连接,用Verilog HDL描述实现流水CPU。功能仿真波形与FPGA下板测试表明,处理了流水执行方式产生的相关性问题,符合设计要求。该方案可用于计算机组成与系统结构课程实验教学,加强计算机系统能力培养。
科研之友
微信
新浪微博
Facebook
分享链接
