摘要
提出一种应用于含有多个功能模块的FPGA工程中的电路,使多个功能模块可以共享多个FPGA双向引脚。通过允许用户在不获得FPGA工程原代码的情况下实时切换功能模块所占用的FPGA的双向引脚来提高FPGA工程固化后的应用灵活性。通过减少FPGA的双向引脚使用数量来解决VLSI验证应用领域的引脚数量瓶颈。仿真结果表明,该电路理论切换延迟最大为1个系统时钟周期。将该电路应用于含有4个功能模块的FPGA工程中,FPGA的双向引脚占用率最多可降低75%。推导出含有2~8个功能模块的FPGA工程中的引脚占用率降低范围最多可达50%~87.5%。
-
单位无锡华普微电子有限公司