随着特征尺寸不断缩小,工艺浮动对良率的影响愈发严重。而集成电路中重复次数很大的电路模块,例如SRAM单元,需要极高的良率。此时,传统的良率分析方法如蒙特卡洛方法,以及传统的电路优化方法如差分进化方法所需的超大的计算量变得难以接受,工艺角分析也面临着严峻的过度设计问题。因此针对极高成品率电路的良率分析和优化成为一个重要的研究方向。调研了学术界和工业界在高Sigma良率分析与优化领域的相关算法,并对重要性采样等典型算法、良率优化通用流程等进行了分析。
科研之友
微信
新浪微博
Facebook
分享链接
