两种HDB3码编码器的研究分析

作者：杨湲; 肖顺文

来源：河南工程学院学报(自然科学版), 2019, 31(03): 50-65.

DOI：10.16203/j.cnki.41-1397/n.2019.03.018

• FPGA
• HDB3码
• 逻辑资源
• 功耗

为了研究HDB3码的编码原理,采用了两种方法来实现HDB3码编码器。方案一:先进行非0码的极性变化及带极性的插V操作,然后再进行带极性插B操作;方案二:先进行插V操作,再进行插B操作,最后再进行极性变化。最后验证可得,当时钟频率为100 MHz时,虽然两种方案都能实现HDB3码的编码,并且功耗相同,但是两种方案硬件电路所占用的总逻辑单元不相同,方案二占用的总逻辑单元比方案一少9个。因此,在功耗一定的情况下,方案二优于方案一。

• 单位
  电子信息工程学院; 西华师范大学