芯片内置测试电路的设计

作者：丁东民; 顾汉玉

来源：电子测试, 2018, (14): 18-24.

DOI：10.16520/j.cnki.1000-8519.2018.14.005

• 可测性
• 测试效率
• 芯片成本
• I/O口

本文介绍了一个精巧的测试电路,采用1个测试端口,可以实现三种测试功能,既可以作为输入端口向芯片输入信号,也可以作为输出端口观察芯片的输出,还可以作为控制端控制芯片的内部状态,有效降低了芯片的可测性设计成本。

• 单位
  华润半导体（深圳）有限公司