科研之友
微信
新浪微博
Facebook
分享链接
摘要
在众多存算一体化技术中，忆阻因为其纳米级尺寸和非易失性受到了广泛的关注，而忆阻状态逻辑由于其输入、输出均由忆阻阻值表示的特性被认为是真正实现存算一体化的忆阻数字逻辑。基于前人忆阻状态逻辑的研究，提出了新型的单循环广播操作方法和反向进位保存加法移位(ICSAS)乘法器，通过在传统的进位保存加法移位乘法器中插入反向输入和输出的进位保存加法器优化延迟和忆阻数量消耗。基于VTEAM模型使用LTspice进行仿真验证，仿真结果证明，与存内乘法器(MultPIM)相比，提出的ICSAS乘法器在忆阻数量和所用循环数上均有较大提升，对比N bit乘法器，可将消耗循环数从O(Nlog2N)降低至O(N),消耗忆阻数量从14N-7减少至10N-4。
- 单位
