科研之友
微信
新浪微博
Facebook
分享链接
摘要
为了产生各种不同形式的脉冲宽度调制(PWM)信号,提出一种基于现场可编程门阵列(FPGA)的脉冲宽度调制信号发生器。采用硬件描述语言Verilog设计底层模块,并在FPGA芯片内部嵌入一个NiosII软核处理器,使用软硬件协同的工作方式产生多路PWM信号。实验结果表明,该信号发生器的频率输出范围为1 Hz-4 MHz,占空比可调范围为1%-99%,任意两路信号间的相位差范围为1°-180°,达到预期效果。
- 单位
为了产生各种不同形式的脉冲宽度调制(PWM)信号,提出一种基于现场可编程门阵列(FPGA)的脉冲宽度调制信号发生器。采用硬件描述语言Verilog设计底层模块,并在FPGA芯片内部嵌入一个NiosII软核处理器,使用软硬件协同的工作方式产生多路PWM信号。实验结果表明,该信号发生器的频率输出范围为1 Hz-4 MHz,占空比可调范围为1%-99%,任意两路信号间的相位差范围为1°-180°,达到预期效果。
