科研之友
微信
新浪微博
Facebook
分享链接
摘要
在片上系统(System on Chip,SoC)通信中,主机与从机进行通信时,为了实现主机与从机之间的高速寄存器读写操作,提出了一种由主机发起、从机响应、低位宽和高速率的总线传输协议。该总线由片选使能线、时钟传输线和双向数据传输线组成,分析了传输时主机写从机、主机读从机的总线行为,以及主机解析从机写操作和从机解析主机读操作的过程。采用VHDL语言实现了总线的硬件设计,并对总线的读写行为做了功能和性能测试,该总线接口可以满足实际应用需求。
- 单位
在片上系统(System on Chip,SoC)通信中,主机与从机进行通信时,为了实现主机与从机之间的高速寄存器读写操作,提出了一种由主机发起、从机响应、低位宽和高速率的总线传输协议。该总线由片选使能线、时钟传输线和双向数据传输线组成,分析了传输时主机写从机、主机读从机的总线行为,以及主机解析从机写操作和从机解析主机读操作的过程。采用VHDL语言实现了总线的硬件设计,并对总线的读写行为做了功能和性能测试,该总线接口可以满足实际应用需求。
