一种1750A指令集仿真软核设计与验证

作者：李士刚; 祝周荣

来源：计算机测量与控制, 2022, 30(05): 262-267.

DOI：10.16526/j.cnki.11-4762/tp.2022.05.044

• CPU
• FPU
• FPGA
• 仿真软核
• 激励
• 故障注入

MIL-STD-1750A指令集是星载弹载计算机常用指令集之一，为实现该类指令集CPU+FPGA的通用性验证，实现安全性、强度、单粒子翻转等异常测试，满足测试覆盖率要求，保证星载弹载计算机系统可靠性，提出了一种CPU+FPGA的仿真模型搭建方法，利用如中断和故障处理机制的实现、浮点运算单元设计方式、异常注入机制设计以及图形控制界面等关键技术，实现了一种精简1750A仿真软核；实验证明，利用该仿真软核设计的CPU+FPGA的仿真模型平台，可极大提高1750系列CPU相关接口的FPGA产品的验证效率和可靠性，也为后续星载弹载软件的测试提供了一套故障注入方便、故障定位清晰的测试平台。