提出了一种高吞吐率用于任意倍内插的并行FARROW滤波器。在串行FARROW内插滤波器的基础上,通过数学推导得出了基于多相分解的并行FARROW内插滤波器。该滤波器由并行FIR滤波器、多输入多输出选择器、累加器和乘加器构成,详细讨论了这些模块在FPGA上的实现方法。仿真试验表明:该并行结构滤波器能够在低时钟速率下提供高吞吐率的任意小数或整数倍内插,实现灵活的采样率变换。