摘要
并行交替模拟数字转换器(Time-interleaved analog-to-digital convertor,TIADC)是实现高速高精度模拟数字转换的有效方法.TIADC中各通道电气特性的不一致引入了通道间失配,这大大降低了TIADC系统的性能.宽带低失配TIADC前端模块的设计和实现是降低TIADC系统通道失配的关键.本文针对超高速高精度TIADC系统,提出了基于K渐变传输线的宽带低失配功率分配器架构,并针对8通道12 bit 4 Gsps的TIADC系统进行设计、仿真和实现研究.研究结果表明,本设计具有通道易扩展、宽带和低失配的优良特性,为高速高精度TIADC系统的低失配宽带前端功率分配器设计提供了可行方案.
- 单位