摘要

为了能够有效抑制5G射频功放的强非线性,本文设计并实现了基于现场可编程门阵列多处理器片上系统(FPGA MPSOC)平台的简化广义幅值选择仿射(Simplified Generalized Magnitude-Selective Affine, SGMSA)数字预失真器,并使用并行结构提高带宽处理能力和处理速度。在同一架构上实现了修正的幅值选择性仿射(Modified Magnitude-Selective Affine, MMSA)模型和广义记忆多项式(Generalized Memory Polynomial, GMP)模型并将其与本文模型进行对比,在硬件资源占用方面SGMSA资源占用率更低,其查找表资源分别减少1%和6%,触发器资源减少1%,计算单元资源分别减少14%和46%,片上总功耗分别减少0.137 W和0.216 W。采用100 MHz 5GNR信号通过FPGA平台在2.6 GHz和3.5 GHz功放上进行验证,SGMSA上边带和下边带临信道功率比性能明显优于MMSA模型与GMP模型以及其他论文同功放下模型。本文在FPGA实现了SG-MSA模型电路,证明其具有较好的预失真性能以及实际工程应用价值。