一种紧凑型1024点流水线FFT处理器设计

作者：于建; 霍永华; 焦利彬; 杨杨

来源：无线电工程, 2021, 51(11): 1326-1334.

• 快速傅里叶变换
• 旋转因子
• CSD常数乘法器
• 流水线架构
• 处理器

设计了一种基于现场可编程门阵列(Field Programmable Gate Array, FPGA)的紧凑型1024点流水线架构快速傅里叶变换(Fast Fourier Transform, FFT)处理器。采用基-25 FFT算法用于减少旋转因子复数乘法运算的复杂度,硬件实现上采用了单路延迟负反馈(Single Delay Feedback, SDF)流水线架构。提出了旋转因子拆分方案,将旋转因子W■拆分为W■和W■,使得所有的复数乘法运算全部由正则有符号数(Canonical Signed Digit, CSD)常数乘法器来完成,无需任何只读存储器(Read Only Memory, ROM)对旋转因子常数值进行存储,大幅降低了设计所消耗的硬件成本。评估结果显示,与以往的设计方案相比,所提方案至少节约逻辑单元使用量(Logic Elements, LEs) 28%,记忆体单元使用量(Memory bits, MBs) 48%。

• 单位
  中国电子科技集团公司第五十四研究所; 河北民族师范学院; 北京邮电大学; 电子工程学院