摘要
随着IC芯片的供电电源趋向低电压以及大电流,基于2.5D硅通孔技术(Through-Silicon-Via,TSV)、倒扣焊、高温共烧陶瓷(High Temperature Co-fired Ceramics,HTCC)、3D堆叠等的微系统模块的电源分配系统(Power DeliveryNetwork,PDN)的设计越来越重要。芯片电流经过PDN互连产生输出噪声,这些互连必须提供一个较优低阻抗的信号返回路径,保持芯片焊盘间恒定的供电电压且维持在一个很小的容差范围内,通常在5%以内。基于芯片封装系统(Chip Package System, CPS),结合TSV硅基板、HTCC管壳、PCB三级协同对微系统模块PDN提出设计及优化方法,从直流设计、交流阻抗设计分别进行阐述,并运用芯片电源模型(Chip Power Model, CPM),结合时域分析实现了电源纹波PDN低阻抗设计。
- 单位