0.35μm高速真随机数芯片设计

作者：侯二林; 朱翔; 冯纯益; 张建国^*; 王云才^*

来源：太原理工大学学报, 2019, 50(06): 842-846.

DOI：10.16355/j.cnki.issn1007-9432tyut.2019.06.020

• ASIC
• 布尔混沌
• 随机数发生器
• 随机性测试
• 自治布尔网络

设计了一种基于混合布尔网络的混沌真随机数发生器,其熵源由18节点自治布尔网络构成,用于产生高幅值(～3 V)、大带宽(～780 MHz)的布尔混沌;利用同步布尔网络对布尔混沌进行采样、量化,最终实现了实时速率为100 Mbps的真随机数产生。同时完成了真随机数发生器的ASIC芯片设计,芯片采用中芯国际SMIC 0.35μm 3.3 V CMOS标准工艺,核心电路面积0.02 mm2.利用Cadence Spectre仿真器,对芯片版图进行了后端仿真验证。仿真结果表明,该芯片可以在100 MHz时钟下输出满足随机性检测标准的真随机数序列。

• 单位
  成都三零嘉微电子有限公司; 太原理工大学