基于正反馈异或/同或门的低延时混合逻辑加法器设计

作者：叶顺心; 汪鹏君^*; 温亮; 张跃军; 张笑天

来源：宁波大学学报(理工版), 2020, 33(02): 28-34.

• 正反馈
• 异或/同或门
• 低延时
• 阈值损失
• 混合逻辑加法器

针对采用传输管逻辑设计的加法器存在阈值损失以及延时过高等问题,结合正反馈原理,提出无阈值损失的低延时正反馈混合逻辑加法器设计方案.该方案首先分析传输管异或门阈值损失机理,利用正反馈环电平锁定特性,设计无阈值损失的正反馈异或/同或门;然后利用有比逻辑特定晶体管的尺寸差,以减少正反馈异或/同或门输出延时;最后融合传输管逻辑、传输门逻辑和静态互补CMOS逻辑等的优点,实现无阈值损失且低延时的混合逻辑加法器.在TSMC65 nmCMOS工艺下,HSPICE仿真结果表明,所设计电路与传输门加法器相比延时和功耗延时积分别降低12.75%和10.88%.

• 单位
  电子工程学院; 宁波大学; 温州大学