根据数字信号采集处理和数字示波器存储器显示原理,提出一种逻辑分析仪制作方案,此系统组成部分分别为ADC采集模块、TFT触摸显示模块、信号衰减模块、FPGA最小系统模块等,设计采取单级、三级触发方式,能够同一时间对8路信号采集、触发、存储,通过实验结果表明,本文所设计系统优点突出,具备较高的测试速率,并且能够进行多通道输入。
科研之友
微信
新浪微博
Facebook
分享链接
