摘要
针对当前CAN(控制器局域网)总线通信仿真与测试平台实时性受限与价格昂贵的问题,提出用SOPC Builder的图形用户接口把VHDL(高速集成电路硬件描述语言)语言设计的CAN控制IP(Intellectual Property)核和NiosⅡ软核处理器集成在一块低功耗、低成本的FPGA(现场可编程逻辑门阵列)上作为CAN节点主控制器和通过以太网进行数据传输的解决方案,并对该平台的硬件、固件、软件进行了详细的分析与实现。在CAN总线的监控与仿真过程中,基于NiosⅡ的CAN总线仿真与测试平台与致远电子的CANalyst-Ⅱ相比,极大地降低了成本,时间分辨率提高,达到了0.1ms。
- 单位