摘要
纳米钛氧化物忆阻器的导电过程因自身参数的改变及不同机理的共存而呈现复杂特性,但现有研究缺乏针对横截面积参数的改变对忆阻器导电特性影响的讨论.基于杂质漂移及隧道势垒机理,本文分析了忆阻器导电过程,研究了横截面积参数与导电过程中各关键物理要素间的关联,并基于此,分别研究了钛氧化物横截面积及隧道势垒横截面积的改变对忆阻器导电特性的影响,分析了两者的区别与联系.验证了两种机理共存情况下,相对于钛氧化物横截面积的改变,隧道势垒横截面积的改变是引发忆阻器导电特性变化的主要因素,且是导致忆阻器非理想导电特性的可能因素.研究成果有助于进一步解释忆阻器导电过程的复杂性,并为优化忆阻器模型的构建提供依据.