科研之友
微信
新浪微博
Facebook
分享链接
摘要
文中提出了一种基于时间模式信号处理电路的三阶低通有限脉冲响应(FIR)滤波器的实现。滤波器拓扑由一组新颖的构建块组成，这些构建块在时间模式下执行必要的功能，包括z-1运算、时间加法和时间乘法。设计的时域三阶FIR滤波器的输出与采样频率同步，且该滤波器的拓扑结构是模块化的，因此只需增加延迟和乘法器的数量就可以创建高阶滤波器。滤波器是在28 nm三星全耗尽绝缘体上硅FD-SOI工艺中设计的，电源电压为1 V，采样频率为5 MHz，仿真结果验证了理论分析的正确性，FIR滤波器在50 kHz的输入频率下实现了38.6 dB的信噪加失真比(SNDR)，功耗约为200μW。
- 单位
