一种自适应可重构通用浮点加速器的设计

作者：余振波; 聂言硕; 宋宇鲲; 侯宁

来源：微电子学与计算机, 2021, 38(01): 89-94.

DOI：10.19304/j.cnki.issn1000-7180.2021.01.016

• 可重构
• 浮点加速器
• RISC-V
• 高密度计算
• FPGA

用加速器因其专业性过强往往缺乏一定的灵活性,在处理不同类型的应用时不可避免的导致能效比的下降.本文设计了一款自适应可重构浮点加速器,它可以根据计算任务需求和可重构计算资源使用情况,在运行时将计算任务映射到可重构计算资源,具有自适应可重构的能力.该浮点加速器整体采用"RISC-V+可重构浮点运算单元"的架构,可重构浮点运算单元由一系列粗粒度浮点运算器构成,负责具体的浮点计算.该设计在Xilinx Ultrascale XCVU440FPGA芯片上进行了原型验证,结果表明,该浮点加速器具有较广的应用面,运算效率高,算法适应性强.

• 单位
  合肥工业大学; 河南城建学院