科研之友
微信
新浪微博
Facebook
分享链接
摘要
为了提高图神经网络的算力和效率，对图神经网络训练过程中存在的大量内存需求和随机内存访问等问题进行了研究，提出了一种基于异构架构的高性能图神经网络加速器设计。异构平台采用中央处理器与现场可编程门阵列相结合的方式，主要由计算模块和缓冲模块组成。设计不同的硬件架构进行计算；缓冲模块主要用来有储模型参数和中间变量。针对不规则与规则的聚合和更新2种混合执行方式，改进计算模块，并且对加速器进行数据并行和去除冗余等优化。在Ultra96-V2硬件平台上进行实验，结果表明，所设计的图神经网络加速器不仅提升了系统性能，而且显著降低了功率消耗。
-
单位西安邮电大学; 电子工程学院
