基于FPGA的DES加密算法实现

作者：戈勇; 李华; 宁永成

来源：电子科技, 2013, (07): 172-176.

DOI：10.16180/j.cnki.issn1007-7820.2013.07.026

• DES
• 流水线
• 分时复用
• XilinxFPGA DES
• pipeline
• time division multiplexing
• Xilinx FPGA

在分析DES加密算法的基础上,利用流水线技术和分时复用技术,设计了两种流水线结构和复用结构的DES加密算法电路,功能仿真正确,并以Xilinx FPGA为实现基础,结合纯组合逻辑结构,分析对比上述几种方案在速度和资源方面的优劣。其中最快一种实现方案最高时钟频率可达139 MHz,加密速度达到8.9 Gbit.s-1。

• 单位
  西安电子科技大学; 中国航天科技集团公司