FPGA亚稳态处理方法研究

作者：姜群兴; 朱怀宇

来源：工业控制计算机, 2020, 33(02): 35.

• 亚稳态
• FPGA
• 跨时钟域
• 触发器

FPGA的亚稳态处理的效果直接影响FPGA内部逻辑的运行,是影响FPGA设计可靠性的重要因素。给出了三种处理FPGA设计亚稳态的方法:包括单bit信号的亚稳态处理、多bit并行信号的亚稳态信号处理、单bit脉冲信号的亚稳态处理。通过以上三种方法,基本就可以处理FPGA设计过程中碰到的亚稳态问题。