基于逻辑努力的CMOS串行传输链延迟时间的优化分析与模拟

作者：王进军; 田泽; 马小龙; 刘宁宁; 张强

来源：微电子学与计算机, 2006, (12): 182-185+188.

DOI：10.19304/j.cnki.issn1000-7180.2006.12.054

• 逻辑努力
• 电气努力
• 延迟时间

基于逻辑努力(LogicEffort)分析优化了CMOS串行传输链延迟时间,给出了HSPICE模拟结果。结果表明:当逻辑链中每一级逻辑门具有相同的gihi,可以减小链的延迟时间,并且链中逻辑门的个数N≈lnFln(0.71p+2.82)时,通过逻辑链的总延迟可以进一步减小。

• 单位
  西北大学