分析了SM3的执行流程,基于现场可编程门阵列(field programmable gate array,FPGA)逻辑器件设计开发该算法的高性能硬件实现。针对目前SM3算法在FPGA上的消息填充实现不完整的问题,本文集成硬件消息填充模块,针对整字节输入进行了优化。实验结果表明,本文方案相比于其他SM3算法实现拥有较好的吞吐率和逻辑资源占用。