CNN加速器中卷积计算单元的硬件设计

作者：杨博文; 杨海涛; 高浩浩

来源：数字技术与应用, 2019, 37(10): 136-137.

DOI：10.19695/j.cnki.cn12-1369.2019.10.75

• 卷积神经网络
• 现场可编程门阵列
• 卷积层

卷积神经网络(CNN)所有子层中卷积层的计算是整个网络计算中最耗费计算资源的问题,本文提出了一种对卷积神经网络的卷积层并行化实现方案。首先对系统的整体处理结构进行分析,然后对计算核的结构进行详细讨论,最后将卷积层中卷积运算并行映射到阵列处理器上。实验结果表明,在250Mhz的工作频率下,该结构可使FPGA(Field Programmable Gate Array,FPGA)提高峰值运算速度。

• 单位
  西安邮电大学