一种基于多FPGA的SoC验证方法

作者：常迎辉; 杨振学; 张勇; 曾明

来源：计算机与网络, 2012, (24): 59-61.

• FPGA
• SoC
• 时序约束
• 静态时序分析(STA) FPGA
• SoC
• timing constraint
• static time analysis(STA)

片上系统(SoC)是芯片设计的发展趋势,现场可编程门阵列(FPGA)验证是芯片设计中最重要的环节之一。基于Altera公司的FPGA和静态时序分析工具TimeQuest的应用,提出了一种使用两个或多个FPGA器件验证复杂SoC的方法,分析了使用多个FPGA器件进行功能验证对于SoC设计的重要性,介绍了FPGA时序约束的具体设置方式;并把这种方法应用在实例中,测试结果显示通过使用这种方式可以快速有效的实现对大规模、复杂时序SoC的功能验证。

• 单位
  中国电子科技集团公司第五十四研究所