集成电路UVM验证环境典型结构设计

作者：孙晓东; 王治强^*

来源：测试技术学报, 2022, 36(02): 135-140.

• UVM
• 验证环境
• 总线协议
• 算法模块
• 控制模块

UVM作为通用的验证方法学，可以利用其为待测模块DUT(Design under Test)搭建验证环境并进行验证.由于UVM是一个通用整体结构，适用于所有待测模块，在详细设计时需要一定时间考虑各组件的具体功能设计.将待测模块按照功能和类型分为总线协议、控制和算法3种类型，根据待测模块类型细化reference model和scoreboard的设计，提出典型的UVM验证环境结构.利用该UVM验证环境结构，验证工程师在整体架构下，重点考虑特殊功能部分的设计，可以缩短验证环境系统结构的设计时间.

• 单位
  电子工程学院; 大连东软信息学院