科研之友
微信
新浪微博
Facebook
分享链接
摘要
一种可配置多码长、多码率的低密度奇偶校验码LDPC译码器,该译码器包括三层结构,顶层模块包括存储输入软信息单元,存储输出软信息单元,存储校验和单元,译码控制单元,宏定义单元,核心译码单元；核心译码层模块包括初始化单元,迭代控制单元,变量信息处理单元VPU,校验信息处理单元CPU,迭代信息存储单元,行逻辑连接单元,列逻辑连接单元,校验单元；校验层模块包括校验核心单元,校验和计算单元。该译码器可实现对多种码长、多种码率进行灵活配置,并且能够提高译码器的吞吐率,适用于完成对多种码长、多种码率的低密度奇偶校验码LDPC的译码工作。
- 单位
