一种CMOS新型ESD保护电路设计

作者：沈放; 陈巍; 黄灿英; 陈艳

来源：现代电子技术, 2015, 38(24): 128-131.

DOI：10.16652/j.issn.1004-373x.2015.24.037

• 静电放电(ESD)保护
• 栅极接地NMOS
• 抗静电
• 电流集边效应
• 低成本

金属氧化物半导体(MOS)器件的缩放技术使集成电路芯片面临着严重的静电放电(ESD)威胁,而目前采用的ESD保护电路由于电流集边效应等原因,普遍存在着抗静电能力有限、占用较大芯片面积等问题。根据全芯片ESD防护机理,基于SMIC 0.18μm工艺设计并实现了一种新型ESD保护电路,其具有结构简单、占用芯片面积小、抗ESD能力强等特点。对电路的测试结果表明,相对于相同尺寸栅极接地结构ESD保护电路,新型ESD保护电路在降低35%芯片面积的同时,抗ESD击穿电压提升了32%,能够有效保护芯片内部电路免受ESD造成的损伤和降低ESD保护电路的成本。

• 单位
  南昌大学科学技术学院