本发明提出了一种基于FPGA的二值化神经网络的加速系统,本发明属于集成电路设计技术领域,用于解决现有技术中存在的卷积运算的关键计算路径长导致的计算速度易受到串行计算限制,且资源占用较多的技术问题。所述加速系统包含通过FPGA实现的权重数据缓存模块、输入特征数据缓存模块、配置数据缓存模块、权重数据转换模块、卷积模块、池化模块、全连接模块、结果处理模块、结果缓存模块和控制模块。本发明可应用于嵌入式环境下的目标快速检测等场景。
科研之友
微信
新浪微博
Facebook
分享链接
