集成电路的版图比对电路LVS系统化自动验证方法研究全文替换

作者：程长虹; 孙杰; 胡少坚

来源：集成电路应用, 2019, 36(08): 25-27.

DOI：10.19339/j.issn.1674-2583.2019.08.009

• 集成电路设计
• 版图比对电路
• 自动化验证
• Cadence Virtuoso

分析集成电路的版图比对电路LVS验证的必要性和难点。提出了LVS自动化验证系统架构。通过Skill汇编语言建立系统化LVS自动化验证桌面工具。这是一套适用于不同工艺的,嵌套在Cadence virtuoso平台下的LVS自动化验证方法,可以大大提高LVS验证的质量和效率。

• 单位
  上海集成电路研发中心有限公司