祖冲之序列密码算法IP核的设计与实现

作者：江丽娜; 高能; 马原; 刘宗斌

来源：信息网络安全, 2012, (08): 219-222.

• 祖冲之算法
• 128-EEA3算法
• 128-EIA3算法
• FPGA
• IP核 ZUC cipher
• 128-EEA3
• 128-EIA3
• FPGA
• IP core

祖冲之序列密码算法是中国自主研究的流密码算法,是运用于下一代移动通信4G网络中的国际标准密码算法,该算法包括祖冲之算法(ZUC)、加密算法(128-EEA3)和完整性算法(128-EIA3)三个部分。目前,已有对ZUC算法的优化实现,而专门针对128-EEA3和128-EIA3的硬件实现与优化,尚未见公开发表的论文。文章设计了祖冲之序列密码算法的IP核,该IP核基于ZUC算法模块,同时支持128-EEA3和128-EIA3,并且保持ZUC模块的高吞吐率。最后,在Virtex-5 FPGA平台上对该IP核进行了实现,并对其性能进行了比较和分析。

• 单位
  信息安全国家重点实验室; 中国科学院信息工程研究所